MOS晶體管的閾值電壓輸出特點(diǎn)的解析-場(chǎng)效論壇
信息來(lái)源：本站 日期：2017-09-14
邏輯閾值電壓
由于邏輯閾值電壓是式(10.1)中的-IDS與式(10.2)中的IDS相等時(shí)的電壓，所以應(yīng)用這個(gè)關(guān)系能夠求得Vin：
假如KN=Kp，即KN/KP=1，經(jīng)過(guò)選擇恰當(dāng)?shù)膒溝MOS晶體管與n溝MOS晶體管的參數(shù)，可以完成｜VTP｜＝｜VTN｜，那么作為反相器，當(dāng)然就能夠得到如下理想的關(guān)系：
實(shí)踐上，這樣的理想狀態(tài)是不存在的。在版圖設(shè)計(jì)中，經(jīng)過(guò)設(shè)計(jì)恰當(dāng)?shù)膒溝MOS晶體管與n溝MOS晶體管的W/L比，盡可能使VTP與VTN相等，能夠得到接近1/2VDD的邏輯閾值電壓。
聯(lián)系方式：鄒先生
聯(lián)系電話：0755-83888366-8022
手機(jī)：18123972950
QQ：2880195519
聯(lián)系地址：深圳市福田區(qū)車(chē)公廟天安數(shù)碼城天吉大廈CD座5C1
關(guān)注KIA半導(dǎo)體工程專輯請(qǐng)搜微信號(hào):“KIA半導(dǎo)體”或點(diǎn)擊本文下方圖片掃一掃進(jìn)入官方微信“關(guān)注”
長(zhǎng)按二維碼識(shí)別關(guān)注
